共同出資会社

	(株)半導体理工学研究センター(STARC) ■JEITA半導体幹部会11社が共同出資設立 ■SoCの体系化されたトータル技術を守備範囲とする。それ故、その技術の守備範囲は広範囲。 ■ここでのアナログ技術は主としてSoC1チップVLSIのなかのアナログ技術として位置づけされている様だ。このアナログ技術とMixed Signal LSIのアナログ技術とはそのコンセプトの違いから同一には取り扱えない事が多い。 ■例えば、携帯電話端末用の信号処理LSIは以下の2チップＬＳＩから構成されている。 　　・ＲＦフロントエンドＬＳＩ（ダイレクトコンバージョン方式も多く見られる） 　　・ディジタル信号処理ＬＳＩ 　これらを1チップのＳｏＣ LSIとして構築可能だろうか？ 　当方はその答えは否と考えている。 ■上記サイトには以下のコンテンツ有り。 SoC設計技術開発 新世代設計メソドロジ技術開発 最先端プロセスに対応するSoCのシリコンインプリメンテーションにおける設計メソドロジの開発、実用化を行うとともに標準・共通設計メソドロジプラットホームを確立 設計資産(IP)再利用･流通化技術 SoC設計における設計資産(IP)の再利用を促進するための設計手法確立およびIP流通促進のための技術基盤の確立 上位設計技術開発 大規模化するSoC設計の設計期間短縮と設計の最適化のための、システムレベル、アーキテクチャ、ソフトウェア等の上流の設計手法開発および設計自動化技術開発 テスト設計技術開発 超微細化CMOSでのSoCテスト品質及びテストコストを最適化するテスト容易化設計、故障診断技術の開発 nmプロセス物理設計技術 数十nmレベルのプロセス時代における、デバイス/配線のモデリング技術、SI(シグナルインテグリティ)/DFT(Design for Manufacturability)設計技術、RF技術の開発とTEGによる検証 SoCの低消費電力化技術 CPUとアナログIPのアーキテクチャ・回路レベル低電力技術の開発 大学との共同研究 研究活動の目的 ●日本の大学への研究委託あるいは共同研究を遂行し、技術基盤および先端競争力を強化 ●シリコン半導体技術の基礎分野における産業界と大学との密接かつ有効な協力関係を実 　現し、発展性と創造性に富んだ特徴ある研究成果の創生 ●シリコン半導体技術分野への強い関心と情熱を持つ若手研究者の育成支援 SoC設計技術者教育 目標 SoCアーキテクト(システムLSI設計技術者)養成と設計技術者のすその拡大 特長 ■高位設計技術者教育コースの開発 ■産学の一流研究開発者による最先端講義 ■企業ニーズに基づいた教育内容 概要 ■アドバンスド教育(STARC株主会社向けセミナー) ■大学での教育講義、実習支援(各々３コースを用意) ■教材の作成(大学の講義用、STARC株主会社向け)
	株式会社 先端SoC基盤技術開発(ASPLA) ■JEITA半導体幹部会11社の賛同を得て設立 ■運営目的 　　・90nmノードの世代における標準プロセスの整備と開発 　　・それによる設計資産・SoCの検証を行うラインの ■設計インフラは上記半導体理工学研究センターが担当。